ALBERT

Description: In diesem Beitrag wird ein Überblick ber transitionsmindernde Buskodierverfahren zur verlustleistungsminimierten Datenübertragung zwischen Modulen digitaler Systeme gegeben. Ein neues adaptives Verfahren, das Adaptive Minimum Weight Codes (AMWC) Verfahren wird vorgestellt, welches Datenworte auf einen Code mit minimalem Gewicht unter Nutzung dynamisch rekonfigurierbarer Codetabellen abbildet. Aufgrund der Anpassbarkeit der Kodiervorschrift benötigt es keine Kenntnis statistischer Parameter der zu übertragenden Datenströme und eignet sich deshalb insbesondere zur Kodierung von Datenströmen mit über der Zeit veränderlichen Parametern. Im Gegensatz zu anderen bislang publizieren adaptiven Verfahren, welche aufgrund ihres enormen Eigenverlustleistungsanteiles nicht effizient implementierbar sind, besitzt die Implementierung von AMWC einen geringeren Hardwareoverhead und verändert das Systembusinterface nicht. Der Beitrag stellt theoretische Grundlagen vor und gibt eine hardwareeffiziente Implementierung an. Experimentelle Untersuchungen ergaben eine Reduktion der Schaltaktivität um 38%.In this paper state-of-the-art transition-minimizing bus encoding schemes for power-efficient data transmission between modules of digital systems are summarized. A new adaptive scheme, the Adaptive Minimum Weight Codes (AMWC) is presented which maps data words unambiguously on a minimum weight code using dynamically reconfigurable code tables. Due to its adaptability our scheme does not require a priori knowledge about statistical parameters of data streams to be transmitted. Therefore it is especially suited for data streams with time-varying parameters. Unlike other adaptive techniques presented to date, which are infeasible to implement into hardware due to their tremendous overhead in self dissipated power, the implementation of our encoding technique requires less interface. The fundamentals of the encoding scheme and a hardware-efficient implementation are given. Experimental results showed a reduction in bus transition activity of up to 38%. hardware overhead and does not modify the system bus

Description: Um eine Wiederverwendung in verschiedenen Anwendungen zu ermöglichen, verfügen Intellectual Properties (IP) häufig über einen umfangreichen Parametersatz. Auf der einen Seite erlaubt die extensive Verwendung von Parametern die Anpassung von IP an verschiedene Spezifikationen. Andererseits vergrößert jeder Parameter den Parameterraum, wodurch es praktisch unmöglich wird, die korrekte Funktion der IP für alle Parameterkombinationen zu verifizieren. Es wird eine Methode vorgestellt, die, basierend auf vorgegebenen Abhängigkeiten der Parameter untereinander, den Parameterraum in orthogonale Subräume, sogenannte Parameter-Domänen, unterteilt, wobei ungültige Parameterkombinationen entfernt werden. Durch diesen Schritt kann der Parameterraum zum Teil erheblich verkleinert werden. Durch die Verwendung von orthogonalen Subräumen werden Verifikationsumgebungen, wie z.B. Specman EliteTM von Verisity, die Stimuli und Parameterzuweisungen pseudozufällig erzeugen k¨onnen, wirkungsvoll unterstützt, indem mehrfache Simulationen gleichwertiger Zuweisungen verhindert werden. In order to be reused in different applications IP are usually parameterized.While a rich parameter set enables users to customize IP to their needs, verification complexity is increased by enlarging the parameter space with every additional parameter. In this work, a graph-based approach to splitting the parameter space into orthogonal subspaces on the basis of defined parameter interdependences is proposed. By utilizing so-called parameter domain graphs, invalid parameter configurations are removed from the parameter space. Verification environments with the capability to automatically generate pseudo-random parameter combinations, e.g. Specman EliteTM von Verisity, may create parameter combinations which are virtually equal. This can be avoided by using orthogonal subspaces.